Programovatelné logické zařízení
programovatelné logické zařízení nebo PLD je elektronický komponenta stavěla digitální obvody. Unlike brána logiky, který má fixovanou funkci, PLD má undefined fungovat v době výroby. Dříve PLD moci hrát v obvodu to musí být naprogramované.
To je nemožné k diskům PLD technologie bez se zmiňovat o některých těch společnostech zapojených do jeho vývoje. Nicméně, to není účel tohoto článku vypsat všechny výrobce PLDs. Zahrnutí nebo vynechání zvláštní společnosti od tohoto článku je určeno jako ani doporučení ani kritika.
| Tabulka s obsahem |
| 1 časní kamarádi 2 holky 3 CPLDs 4 FPGAs 5 jiných typů PLDs 6 jak PLDs pamatovat si jejich konfiguraci 7 PLD programovací jazyky |
První programovatelná logická zařízení byla produkována pokročilým mikrem zařízení (AMD) korporace. Zařízení byla volal kamarády, pro programovatelnou sadovou logiku. Programovatelná sada obsahuje logická hradla, sám opravili ve funkci, s programovatelnými spojeními mezi nimi. Sada má množství vstupů a výstupy, a moci vytvořit nějakou booleovskou funkci výběru vstupů u některého jeho výstupů. Jediný kamarád může nahradit obvod obsahovat velké množství, snad málo sto, fixovaných logických hradel.
PLD obchod se rozštěpil od AMD pod jménem Vantis, a byl získaný polovodičem mříže v 1999.
V kamarádovi logická hradla jsou uspořádána jako součet-- sada produktů. V booleovských podmínkách, toto znamená číslo a brány jehož výstupy se krmí do velký nebo brána, která řídí jeden výstup. Tím, že vybere kterého vstupy řídí každého a brána, a který a brány řídí nebo brána, nějaká booleovská funkce může být vytvořena. To může být ukazováno to nějaká booleovská funkce může být zredukovaná na sumu produktů, a moci proto být vytvořen dostatečně velkým kamarádem.
Kamarád je programován tím, že sedí tomu do stroje nazýval kamaráda programátorem. Programátoři kamaráda jsou obvykle obecní-stroje účelu, které mohou programovat všechny typy PLD od všech výrobců. Kamarád může být programován jen jednou.
Programátor kamaráda musí být zásobený druhem Palovy požadované konfigurace. Toto je obvykle ve formě počítačového textového souboru se standardním formátem definovaným elektronem kloubu přístrojová inženýrská rada (JEDEC). JEDEC soubory mohou být ruka-napsaný konstruktérem nebo, více obyčejně, produkoval počítačový program podobný jazyku kompilátoři použitý inženýry softwaru.
Holky
Inovace kamaráda byla druhové sadové logické zařízení nebo holka, vynalezený polovodičem mříže Inc. Toto zařízení má stejné logické vlastnosti jako kamarád ale moci být vymazán a reprogrammed. Holka je velmi užitečná v prototyping fáze designu, když některý chyby v logice moci být opraven reprogramming. Holky jsou programovány a reprogrammed používat programátora kamaráda.
Podobné zařízení volalo slupku (programovatelný elektricky erasable logika) byl představen technologií integrovaného obvodu (ICT) korporace.
CPLDs
Kamarádi a holky jsou dostupní jen v malých velikostech, ekvivalent k málo sto logických hradel. Pro větší logické obvody, komplex PLDs nebo CPLDs moci být používán. Tito obsahují ekvivalent k několik kamarádům spojeným programovatelnými spojeními, všichni v jednom integrovaný obvod. CPLDs moci nahradit tisíce, nebo a dokonce stovky tisíců, logických hradel.
Někteří CPLDs být programován používat programátora kamaráda ale tuto metodu stane se nevhodný pro zařízení se stovkami pinů. Druhá metoda programování má letovat zařízení k jeho tabule tištěného obvodu, pak krmit to sériovým datovým proudem od osobní počítač. CPLD obsahuje obvod, který dekóduje datový proud a konfiguruje CPLD vykonávat jeho specifikovanou logickou funkci.
Každý výrobce má obchodní značku pro tento programovací systém. Pro příklad, mříž volá to " v-systém programovací ". Nicméně, tyto proprietární systémy začnou dávat cestu ke standardu od spojené testovací akční skupiny (JTAG).
FPGAs
Zatímco kamarádi byli zaneprázdnění se vyvíjet do holek a CPLDs (všichni diskutovali o nahoře), oddělený proud vývoje se stal. Tento druh zařízení je založený na hradle-technologie sady a je volal pole-programovatelné hradlové pole (FPGA). Hradlová pole jsou non-programovatelná zařízení, která mohou jsou vyráběna více levně než jiné typy IC, protože oni obsahují standardní mřížku logických hradel jehož spojení jsou specifikována zákazníkem. Když zákazník objednává nový druh čipu, výrobce nemusí navrhnout to od nuly, ale moci jen vzít standardní hradlové pole a upravit to k požadavku zákazníka.
FPGAs používat podobnou mřížku logických hradel ale programování je dělán zákazníkem, ne podle výrobce. Termín " pole-programovatelný " smět být nejasný některým, ale " pole " je jen inženýrský termín pro svět vně továrny kde zákazníci žijí.
FPGAs být obvykle naprogramovaný poté, co byl letován až do desky s obvody, stejně jak větší CPLDs. V nejvíce větší FPGAs konfigurace je nestálá, a muset být re-naložený do zařízení kdykoli síla je aplikována nebo různá funkčnost je vyžadována.
FPGAs a CPLDs být často stejně dobré možnosti pro zvláštní úlohu. Někdy rozhodnutí je více ekonomický než nějaký technický, nebo smět záviset na inženýrské osobní preferenci a historii.
PLDs jsou prodaní nyní to obsahovat mikroprocesor s fixovanou funkcí (takzvaný jádro) obklopený programovatelnou logikou. Tato zařízení dovolí návrháři se soustředit na sčítající nové rysy k jeho designu bez muset bát se o výrobu mikroprocesorová práce.
Jak PLDs pamatovat si jejich konfiguraci
PLD je kombinace logického zařízení a paměť zařízení. Paměť je zvyklá na obchod vzor, který byl dán čipu během programování. Většina z metod pro ukládat údaje v integrovaném obvodu byli přizpůsobení k použití v PLDs. To zahrnuje:
- křemík antifuses
- SRAM
- okamžitá paměť
- EPROM buňky
SRAM, nebo statická RAM, je nestálý druh paměti, znamenat, že jeho obsah být ztratil každý čas síla je vypínána. SRAM-umístěný PLDs proto muset být naprogramovaný každý čas obvod je zapínán. Toto je obvykle děláno automaticky další částí obvodu.
Okamžitá paměť je non-nestálý, držet jeho obsah a dokonce když síla je vypínána. To může být vymazáno a reprogrammed podle potřeby. Toto dělá to užitečný pro PLD paměť.
An EPROM buňka je MOS (kov-kysličník-polovodič) tranzistor to může být rozsvíceno tím, že chytí elektrický poplatek permanentně na jeho elektrodě brány. Toto je děláno programátorem kamaráda. Pozůstatky poplatku na mnoho let a moci jen být odstraněn tím, že vystaví čip k silný ultrafialový světlo v zařízení volalo EPROM guma.
PLD programovací jazyky
Jak zmínil se o v " kamarád " sekce nahoře, JEDEC soubory jsou obvykle příliš složitý vytvořit po ruce, tak počítačový program je používán tvořit je. Tento program je nazýval logiku kompilátorem, a je podobný k software kompilátor. Jazyky používané jako zdrojový kód pro logické kompilátory jsou nazýval hardware jazyky popisu, nebo HDLs.